降低高壓MOSFET導通電阻的原理與方法
在功率半導體器件中,MOSFET以高速、低開關損耗、低驅動損耗在各種功率變換,特別是高頻功率變換中起著重要作用。在低壓領域,MOSFET沒有競 爭對手,但隨著MOS的耐壓提高,導通電阻隨之以2.4-2.6次方增長,其增長速度使MOSFET制造者和應用者不得不以數十倍的幅度降低額定電流,以 折中額定電流、導通電阻和成本之間的矛盾。
即便如此,高壓MOSFET在額定結溫下的導通電阻產生的導通壓降仍居高不下,耐壓500V以上的MOSFET 的額定結溫、額定電流條件下的導通電壓很高,耐壓800V以上的導通電壓高得驚人,導通損耗占MOSFET總損耗的2/3-4/5,使應用受到極大限制。
1、不同耐壓的MOSFET的導通電阻分布。
不同耐壓的MOSFET,其導通電阻中各部分電阻比例分布也不同。如耐壓30V的MOSFET,其外延層電阻僅為 總導通電阻的29%,耐壓600V的MOSFET的外延層電阻則是總導通電阻的96.5%。由此可以推斷耐壓800V的MOSFET的導通電阻將幾乎被外 延層電阻占據。欲獲得高阻斷電壓,就必須采用高電阻率的外延層,并增厚。這就是常規(guī)高壓MOSFET結構所導致的高導通電阻的根本原因。
2、降低高壓MOSFET導通電阻的思路。
增加管芯面積雖能降低導通電阻,但成本的提高所付出的代價是商業(yè)品所不允許的。引入少數載流子導電雖能降低導通壓降,但付出的代價是開關速度的降低并出現拖尾電流,開關損耗增加,失去了MOSFET的高速的優(yōu)點。
以上兩種辦法不能降低高壓MOSFET的導通電阻,所剩的思路就是如何將阻斷高電壓的低摻雜、高電阻率區(qū)域和導電通道的高摻雜、低電阻率分開解決。如除 導通時低摻雜的高耐壓外延層對導通電阻只能起增大作用外并無其他用途。這樣,是否可以將導電通道以高摻雜較低電阻率實現,而在MOSFET關斷時,設法使這個通道以某種方式夾斷,使整個器件耐壓僅取決于低摻雜的N-外延層。
與常規(guī)MOSFET結構不同,內建橫向電場的MOSFET嵌入垂直P區(qū)將垂直導電區(qū)域的N區(qū)夾在中間,使MOSFET關斷時,垂直的P與N之間建立橫向電場,并且垂直導電區(qū)域的N摻雜濃度高于其外延區(qū)N-的摻雜濃度。
當VGS<VTH時,由于被電場反型而產生的N型導電溝道不能形成,并且D,S間加正電壓,使MOSFET內部PN結反偏形成耗盡層,并將垂直導電的N 區(qū)耗盡。這個耗盡層具有縱向高阻斷電壓,這時器件的耐壓取決于P與N-的耐壓。因此N-的低摻雜、高電阻率是必需的。
當CGS>VTH時,被電場反型而產生的N型導電溝道形成。源極區(qū)的電子通過導電溝道進入被耗盡的垂直的N區(qū)中和正電荷,從而恢復被耗盡的N型特性,因此導電溝道形成。由于垂直N區(qū)具有較低的電阻率,因而導通電阻較常規(guī)MOSFET將明顯降低。
綜上所述,阻斷電壓與導通電阻分別在不同的功能區(qū)域。將阻斷電壓與導通電阻功能分開,解決了阻斷電壓與導通電阻的矛盾,同時也將阻斷時的表面PN結轉化為掩埋PN結,在相同的N-摻雜濃度時,阻斷電壓還可進一步提高。
以上就是小編要分享的所有內容啦,大家有任何問題可留言給我們哦~
備注:本文僅作學習參考,不代表對該觀點表示支持或贊同,如內容上存在爭議,請及時與我們聯系,謝謝!
提交
電路板上電子元器件的識別方法
汽車應用中的IGBT功率模塊
電子元器件的故障特點
電子元器件的焊接要求
電子元器件的基礎知識有哪些?