簡述二進制解碼器的作用和工作原理

解碼器是一種組合電路，可將小比特值解碼為大比特值。它通常與編碼器結(jié)合使用，編碼器的作用與解碼器的作用完全相反，因此在繼續(xù)使用解碼器之前，請在此處閱讀有關(guān)編碼器的信息。同樣，就像編碼器一樣，解碼器也有多種類型，但解碼器中的輸出線數(shù)總是多于輸入線數(shù)。在本教程中，我們將學習解碼器的工作原理以及如何為我們的項目構(gòu)建一個解碼器。

解碼器的基本原理：

如前所述，解碼器只是編碼器的對應(yīng)部分。它采用特定數(shù)量的二進制值作為輸入，然后使用邏輯解碼成更多行。下面顯示了一個示例解碼器，它將 2 行作為輸入并將它們轉(zhuǎn)換為 4 行。

解碼器的另一個經(jīng)驗法則是，如果輸入的數(shù)量被認為是 n（這里 n = 2），那么輸出的數(shù)量將始終等于2 n（2 2 =4），在我們的例子中是 4。解碼器有2條輸入線和4條輸出線；因此這種類型的解碼器被稱為 2:4 解碼器。兩個輸入引腳命名為 I1 和 I0，四個輸出引腳命名為 O0 到 O3，如上圖所示。

同樣重要的是要知道，像此處所示的普通解碼器具有無法區(qū)分兩個輸入為零（未連接到其他電路）和兩個輸入為低（邏輯 0）的條件的缺點。這個缺點可以使用優(yōu)先解碼器來解決，我們將在本文后面學習。一個普通解碼器的真值表如下圖

從解碼器真值表中，我們可以為每個輸出線編寫布爾表達式，只需跟隨輸出變高的位置，并根據(jù) I1 和 I0 的值形成 AND 邏輯。它與 Encoder 方法非常相似，但這里我們使用 AND 邏輯而不是 OR 邏輯。下面給出了所有四行的布爾表達式，其中符號 (.) 表示 AND 邏輯，符號 (') 表示 NOT Logic

O0 = I1’.I0’
O1 = I1’.I0
O2 = I1.I0’
O3 = I1.I0

現(xiàn)在我們有了所有四個表達式，我們可以使用 AND 門和 NOT 門將這些表達式轉(zhuǎn)換為組合邏輯門電路。只需使用 AND 門代替 (.) 和 NOT 門（反轉(zhuǎn)邏輯）代替 (')，您將獲得以下邏輯圖。

現(xiàn)在在面包板上構(gòu)建2:4 解碼器電路圖，并檢查它在現(xiàn)實生活中是如何工作的。要使其作為硬件工作，您必須使用邏輯門 IC，例如7404 用于 NOT 門，將7408 用于 AND 門。通過按鈕提供兩個輸入 I0 和 I1，通過 LED 燈觀察輸出。一旦你在面包板上建立連接，它會如下圖所示

該板由外部 +5V 電源供電，該電源反過來通過 Vcc（引腳 14）和接地（引腳 7）引腳為門 IC 供電。輸入由按鈕給出，按下時為邏輯 1，未按下時為邏輯 0，沿輸入線還添加了一個值為 1k 的下拉電阻，以防止引腳處于浮動狀態(tài)。輸出線（O0 到 O3）通過這些紅色 LED 燈給出，如果它們發(fā)光，則為邏輯 1，否則為邏輯 0。

請注意，每個輸入的真值表顯示在左上角，LED 也以相同的順序發(fā)光。同樣，我們也可以為所有類型的解碼器創(chuàng)建組合邏輯圖，并在這樣的硬件上構(gòu)建它們。如果您的項目適合，您還可以查看現(xiàn)成的解碼器 IC。

標準解碼器的缺點：

就像編碼器一樣，標準解碼器也遇到同樣的問題，如果兩個輸入都沒有連接（邏輯 X），輸出將不會保持為零。相反，解碼器會將其視為邏輯 0，并且位 O0 將變?yōu)楦唠娖健?/span>

優(yōu)先解碼器：

所以我們使用優(yōu)先解碼器來解決這個問題，這種類型的解碼器有一個額外的輸入引腳標記為“E”（啟用），它將與優(yōu)先解碼器的有效引腳連接。優(yōu)先解碼器的框圖如下所示。

優(yōu)先級編碼器的真值表也如下所示，這里 X 表示無連接，“1”表示邏輯高電平，“0”表示邏輯低電平。請注意，當輸入線上沒有連接時，啟用位為 0，因此輸出線也將保持為零。這樣我們就可以克服上面提到的缺點。

與往常一樣，我們可以從真值表驅(qū)動輸出線 O0 到 O3 的布爾表達式。上述真值表的布爾表達式如下所示。如果仔細觀察，您會注意到該表達式與普通 2:4 解碼器的表達式相同，但啟用位 (E) 已與表達式進行了 AND 運算。

O0 = E.I1’.I0’
O1 = E.I1’.I0
O2 = E.I1.I0’
O3 = E.I1.I0

上述布爾表達式的組合邏輯圖可以使用一對反相器（非門）和三輸入與門來構(gòu)建。只需將 (') 符號替換為反相器，將 (.) 符號替換為與門，您將得到以下邏輯圖。

3:8 解碼器：

還有一些更高階的解碼器，例如更常用的3:8 解碼器和4:16 解碼器。這些解碼器通常用于 IC 封裝中以提高電路的復(fù)雜性。將 2:4 解碼器等低階解碼器組合成高階解碼器也很常見。例如，我們知道 2:4 解碼器有 2 個輸入（I0 和 I1）和 4 個輸出（O0 到 O3），而 3:8 解碼器有 3 個輸入（I0 到 I2）和 8 個輸出（O0 到 O7）。我們可以使用以下公式來計算形成像 3:8 解碼器這樣的高階解碼器所需的低階解碼器（2:4）的數(shù)量。

所需的低階解碼器數(shù)量 = m2/m1，其中，m2 -> 低階解碼器的輸出數(shù)量 m1 -> 高階解碼器的輸出數(shù)量

在我們的例子中，m1 的值為 4，m2 的值為 8，因此將這些值應(yīng)用到上述公式中，我們得到

3:8解碼器所需的2:4解碼器數(shù)量=8/4=2

現(xiàn)在知道需要兩個 2:4解碼器來組成一個 3:8解碼器，但是這兩個應(yīng)該如何連接才能聚集。下面的框圖顯示了

如上所示，輸入 A0 和 A1 作為兩個解碼器的并行輸入連接，然后第一個解碼器的啟用引腳用作 A2（第三個輸入）。A2 的反相信號被提供給第二個解碼器的使能引腳，以獲得輸出 Y0 到 Y3。這里輸出 Y0 到 Y3 被稱為低四個最小項，輸出 Y4 到 Y7 被稱為高四個最小項。從第二個解碼器獲得低階最小項，從第一個解碼器獲得高階最小項。盡管這種組合設(shè)計的一個明顯缺點是，解碼器沒有啟用引腳，這使得它容易受到我們之前討論過的問題的影響。

4:16 解碼器：

與 3:8 解碼器類似，4: 16 解碼器也可以通過組合兩個 3:8 解碼器來構(gòu)建。對于 4:16 解碼器，我們將有四個輸入（A0 到 A3）和十六個輸出（Y0 到 Y15）。而對于 3:8 解碼器，我們將只有三個輸入（A0 到 A2）。

我們已經(jīng)使用公式計算了所需的解碼器數(shù)量，在這種情況下，m1 的值為 8，因為 3:8 解碼器有 8 個輸出，m2 的值為 16，因為 4:16 解碼器有 16 個輸出，所以在我們得到的上述公式中應(yīng)用這些值

4:16解碼器所需的3:8解碼器數(shù)量 = 16/8= 2

因此，我們需要兩個 3:8 解碼器來構(gòu)建一個 4:16 解碼器，這兩個 3:8 解碼器的布置也將與我們之前所做的類似。將這兩個 3:8 解碼器連接在一起的框圖如下所示。

這里輸出 Y0 到 Y7 被認為是較低的八個最小項，而從 Y8 到 Y16 的輸出被認為是較高的八個最小項。右下方的最小項是使用輸入 A0、A1 和 A2 直接創(chuàng)建的。第一個解碼器的三個輸入也提供相同的信號，但第一個解碼器的啟用引腳用作第四個輸入引腳 (A3)。第四輸入 A3 的反相信號被提供給第二個解碼器的使能引腳。第一個解碼器輸出較高的八個最小項值。

應(yīng)用：

解碼器通常與編碼器結(jié)合使用，因此它們都共享相同的應(yīng)用程序。如果沒有解碼器和編碼器，就不可能有現(xiàn)代電子產(chǎn)品，如手機和筆記本電腦。下面列出了解碼器的幾個重要應(yīng)用。

• 測序信號應(yīng)用

• 定時信號應(yīng)用

• 網(wǎng)絡(luò)線路

• 記憶元素

• 電話網(wǎng)絡(luò)

本文由ID先生網(wǎng)www.mrchip.cn/category/編輯整理，請勿轉(zhuǎn)載。圖片來源網(wǎng)絡(luò)，如有侵權(quán)，請聯(lián)系刪除。